Intel reinventa el empaquetado de sus CPUs cosiendo los chiplets Foveros unos a otros con Co-EMIB

Llevamos ya algún tiempo hablando de cómo Intel está planificando el desarrollo de sus chiplets con Foveros. Foveros es un sistema que esencialmente une distintos chips en vertical poniéndolos cara a cara a fin de reducir el tamaño de las conexiones y aumentar así la eficiencia y la tasa de transferencia. Esto pueden ser distintos conjuntos de núcleos unos a otros, conjuntos de núcleos de CPU a chips gráficos, a chips de memoria, etc., en vertical. Se espera que los primeros productos con Foveros sean los chiplets de bajo consumo Intel Lakefield este mismo año, que combinan distintos tipos de chips.

Precisamente ARM, Qualcomm, Samsung, Apple y otros fabricantes llevan años combinando distintas funciones en un único producto semiconductor. La gran diferencia es que lo hacen en un único chip (SoC). Esto les supone ciertas limitaciones a la hora de escalar el chip para alto rendimiento y les resta versatilidad ya que no pueden combinar distintos tipos de chips y distintos procesos de fabricación.

Por otro lado, desde 2017, mucho antes de que nos desvelaran Foveros, Intel nos ha estado hablando de su tecnología EMIB (Embed Multi-Die Interconnect Bridge) que básicamente consiste en un sistema que une distintos chips en horizontal de una forma homogénea. Esto lo hace introduciendo líneas de silicio en el sustrato sobre el que se posan los distintos chips y uniéndolos así de forma Horizontal formando un chiplet con ello. El primer producto que conocemos que funcione con EMIB fueron las CPUs Kaby Lake G que unían las CPUs de Intel al chip AMD Vega y su memoria HBM con esta tecnología.

Podemos pensar que Foveros existe para sustituir a EMIB y apilar los chips del chiplet en vertical en lugar de en horizontal. Nada más lejos de la realidad, Foveros no solo no sustituye a EMIB, sino que Intel ha encontrado la forma para que se complementen como vemos a continuación.

Lo llaman Co-EMIB. Intel lo acaba de anunciar en el evento SEMICON West que se está desarrollando San Francisco. Co-EMIB consiste en unir los chiplets Foveros unos a otros (y también a otros tipos de chips) usando EMIB, combinando por tanto ambas tecnologías, EMIB y Foveros.

Esto denota la importancia que el empaquetado está tomando en los semiconductores con la llegada de procesos de fabricación por debajo de los 10nm. Resulta más eficiente encontrar formas de unir chips pequeños en estos procesos de fabricación, que tratar de hacer chips más grandes. Por tanto, toda la industria tiene una clara dirección hacia hacer chiplets y trabajar en que las interconexiones entre los chips sean cada vez más avanzadas. Esto, bien hecho, nos puede permitir entre otras cosas tener CPUs y otros productos semiconductores muy versátiles que combinen chips muy distintos para distintas funciones.

El famoso analista Anshel Sag de la firma Moor Insights & Strategy, que estuvo presente en la presentación de esta nueva tecnología, nos facilita una prueba real realizada por Intel en sus intentos por perfeccionar la nueva tecnología Co-EMIB:

Por dar un ejemplo básico y rudimentario imaginemos por ejemplo una CPU que combine lo siguiente: un chiplet Foveros con cojuntos de cores de alto rendimiento apilados en vertical, otro chiplet Foveros de muy bajo consumo, diversos chips gráficos para distintas funciones y memoria apilada dentro del empaquetado. Tendríamos fuerza bruta en rendimiento cuando lo necesitemos, tremendo ahorro de energía cuando hagamos cosas básicas como navegar o chatear y rendimiento gráfico en función de las necesidades.

Por el momento desconocemos qué productos del roadmap de Intel llevarán esta tecnología, pero sería de esperar que haya productos que combinen chips de 10nm con otros chips de otros procesos de fabricación usando Co-EMIB.

Fin del Artículo. ¡Cuéntanos algo en los Comentarios!